Si‑on‑SiC键合衬底：面向航天极端工况的新型异质衬底方案

电力电子、航天航空、深空探测等极端应用场景，对衬底材料提出严苛要求：高导热、抗辐射、可耐受高温无冷却工作。传统SOI衬底依靠二氧化硅埋氧层实现隔离，但二氧化硅导热能力差，器件工作产生的热量难以导出，自热效应严重限制功率器件性能上限。

Si‑on‑SiC（硅键合碳化硅）衬底，是把薄层硅器件层转移键合到半绝缘4H‑SiC衬底之上的异质衬底产品。它既保留硅成熟的器件工艺兼容性，又继承4H‑SiC衬底高导热、半绝缘隔离、抗辐射的核心优势，是高端功率、航天电子非常有潜力的衬底路线。本文将解读这款键合衬底的制备工艺、良率、界面关键指标以及材料层面的痛点。

Si‑on‑SiC键合衬底的结构逻辑

整套衬底堆叠由两大部分组成：

1. 支撑衬底：半绝缘4H‑SiC衬底（文中采用 100 mm SI‑4H‑SiC，电阻率≥1e7 Ω·cm），承担散热、电气隔离、抗辐射功能，是整套衬底的基底。

2. 器件层：薄硅层（1 μm / 2 μm n型硅），后续直接在硅薄膜上制作LDMOS、IGBT横向功率器件。

【图1：Si-on-SiC衬底堆叠结构与横向MOSFET器件剖面示意图】

两套100 mm Si‑on‑SiC衬底键合工艺对比

实验均采用100 mm半绝缘4H‑SiC衬底 + SOI晶圆作为起始原材料，最终产出Si‑on‑SiC键合衬底，两条工艺路线代表键合衬底制造两种技术思路：

BP1：高温疏水键合工艺

工艺要点：

1. 在SiC衬底表面预先刻蚀沟槽，用于释放高温退火产生的气体；

2. 等离子体疏水活化两片晶圆表面，完成预键合；

3. 1200 ℃高温2小时退火实现晶圆永久键合；

4. 研磨去除SOI硅支撑基底，HF湿法腐蚀去除SOI埋氧层BOX，得到Si‑on‑SiC衬底。

衬底层面短板：高温退火会带来晶圆翘曲应力；Si/SiC键合界面氧化层厚度不均匀，波动范围0‑2 nm，产生大量界面缺陷与界面电荷；最终衬底上的n型硅器件层电学特性发生反转，表现p型行为，衬底电学一致性差，不利于器件批量制造。

BP2：氮自由基活化低温亲水键合（优化后的衬底制备路线）

工艺要点：

1. 对半绝缘4H‑SiC衬底、SOI晶圆执行RCA清洗+兆声波清洗；

2. 氮自由基对两片晶圆做表面活化，实现亲水临时键合；

3. 仅300 ℃氮气氛围24h低温退火完成永久键合，规避1200 ℃高温；

4. 研磨去掉SOI支撑硅，HF去除埋氧层；可通过干法刻蚀，把硅器件层精准减薄至目标厚度（1 μm）。

衬底关键性能指标（商业衬底非常看重）

• ✅ 100 mm整片衬底键合良率达到97%；

• ✅ 键合界面无空洞，TEM检测界面形成1.4‑1.8 nm均匀氧化薄层；

• ✅ 键合强度＞360 N，达到设备测试上限，衬底键合可靠性高；

研究验证：1150 ℃高温退火仅能轻微减薄界面氧化层，收益有限，因此该工艺保留界面氧化薄层，不做额外高温处理。

【图2：BP2工艺TEM下Si/SiC键合图】

衬底器件层厚度带来的材料性能差异

同一款Si‑on‑SiC键合衬底，仅仅硅器件层厚度不同，衬底电学表现差异巨大：

1. 2 μm硅器件层的Si‑on‑SiC衬底：即便采用BP2优化键合工艺，衬底上硅层依然表现p型电学特征，存在明显频率色散；

2. 硅器件层减薄至1 μm：衬底电学特性回归接近原始n型，但依旧存在频率色散、电荷积累不完全问题。

本篇小结

Si‑on‑SiC属于异质键合衬底，核心原材料是半绝缘4H‑SiC衬底，依靠晶圆键合实现硅薄膜转移。

低温自由基键合可以解决大尺寸（100 mm）衬底键合空洞、良率、键合强度问题，但SiC‑硅键合界面的界面电荷，是这款衬底最大的技术瓶颈。哪怕键合外观无空洞、良率很高，界面陷阱电荷依然会扭曲衬底表面硅层电学性能。器件层厚度选型，也会直接影响衬底整体电学表现。

【晶沐光电供应说明】

江阴晶沐光电专业供应各类半导体衬底片，包含高质量硅抛光片、半绝缘/导电型4H-SiC碳化硅衬底，并可根据客户需求提供晶圆键合定制服务，覆盖Si/SiC、Si/SiO2、SiC/SiC等多种异质/同质键合场景，支持2-8英寸不同尺寸规格定制。